初筛
初筛 #73
?
未知候选人
FPGA工程师
通过
综合 84
岗位信息
城市
深圳
薪资范围
22K - 30K
硬性要求
统招本科以上学历、3年以上图像处理/信号处理算法FPGA开发经验、熟练掌握Verilog语言
评分维度
技术实力
90
沟通能力
70
稳定性
85
薪资匹配
85
节奏匹配
80
技术实力
得分
90
评估依据
候选人满足硬性条件，且在多个项目中展示了对LVDS、MIPI、PCIE等接口的深度理解与实际应用，具备丰富的FPGA开发经验和复杂问题解决能力。
证据
- 本科学历，专业成绩前3%
- 3年以上FPGA开发经验，包括ISP框架设计、ZYNQ国产化移植、高帧频相机产品、图像跟踪处理板等多个复杂项目
- 熟练掌握Verilog和VHDL，熟悉MIPI、LVDS、SERDES等高速接口调试
- 参与多个涉及高速信号处理的项目，如4K*3K@50Hz图像接收、MIPI DSI协议解析等
沟通能力
得分
70
评估依据
简历结构基本清晰，但部分描述存在重复或格式问题，影响阅读体验。
置信度
low
稳定性
得分
85
评估依据
候选人拥有3年以上的FPGA开发经验，目前在职，工作经历稳定，未发现异常离职情况，且有大厂背景（如北京凌云光子技术有限公司）。
薪资匹配
得分
85
评估依据
根据经验年限（3-5年）、公司背景（如北京凌云光子技术有限公司）及城市（深圳），推断其薪资期望在22-30K范围内，符合JD预算。
节奏匹配
得分
80
评估依据
候选人当前在深圳工作，适应深圳的工作节奏；具有较强的抗压能力和研发攻关期加班经验，符合岗位要求。
加分项
LVDS
(high)
MIPI
(high)
PCIE
(medium)
USB
(medium)
高速信号调试
(high)
大规模电路逻辑设计
(medium)
英文文档阅读能力
(medium)
风险标记
薪资匹配
medium
薪资期望可能略高于JD预算范围，需进一步确认
初筛结论
该候选人符合岗位核心要求，技术能力突出，工作经历丰富，稳定性良好，适合进入下一轮面试。
处理信息
模型
qwen-turbo
状态
success
解析时间
2026-07-21 17:29:08
Request ID
1-6a5f3b67-15a2cc-0d5f0e953977