初筛
孙玉昆
孙
孙玉昆
FPGA工程师
通过
综合 84
岗位信息
城市
深圳
薪资范围
22K - 30K
硬性要求
统招本科以上学历、3年以上图像处理/信号处理算法FPGA开发经验、熟练掌握Verilog语言
评分维度
技术实力
95
沟通能力
70
稳定性
85
薪资匹配
75
节奏匹配
80
技术实力
得分
95
评估依据
候选人具备所有硬性条件：本科学历、3年以上FPGA开发经验（实际为研究生学历且有多个项目经验）、精通Verilog。同时命中多个加分项，包括LVDS、高速信号调试、千兆以太网协议、AXI4、SDRAM/DDR3等。项目复杂度高，技术栈丰富，且技能与项目描述高度一致。
证据
- 硕士学历，专业为仪器科学与技术，符合学历要求
- 参与多个FPGA开发项目，包含高速ADC采集、LVDS数据传输、千兆以太网UDP协议栈开发
- 精通Verilog，熟悉SystemVerilog、STA、C/C#等
- 项目中使用LVDS、AXI4、SDRAM/DDR3、SPI、I²C、UART等接口
沟通能力
得分
70
评估依据
简历整体结构清晰，字段完整，但部分内容重复或格式不规范，如出现无效字符和重复内容。建议面试时进一步验证沟通能力。
置信度
low
稳定性
得分
85
评估依据
候选人目前无明确工作经历，但有丰富的实习和科研项目经验，且项目成果显著。未提及离职原因，时间线合理。虽然不是大厂背景，但学术和项目背景较强，稳定性较高。
薪资匹配
得分
75
评估依据
候选人尚未提供薪资期望，根据其教育背景（研究生）、项目经验和技能水平，推断其期望薪资可能在25-30K之间，略高于JD预算上限（30K），但仍处于可接受范围。
节奏匹配
得分
80
评估依据
候选人未明确说明是否能适应大小周工作制，但其参与的多个高强度项目（如超快成像系统、医疗成像系统）表明其具有较强的抗压能力和适应高强度工作的经验。此外，其年龄为26岁，处于3-10年最佳经验阶段，适合高压工作节奏。
加分项
LVDS接口经验
(high)
高速信号调试经验
(high)
MIPI、PCIE、USB等接口经验
(medium)
大规模电路逻辑设计经验
(medium)
英文文档阅读能力
(low)
风险标记
薪资匹配
medium
期望薪资略高于JD预算上限
稳定性
low
无明确工作经验，但项目经验丰富
初筛结论
孙玉昆具备FPGA工程师岗位的核心技能和项目经验，技术力强，推荐进入下一轮面试。
处理信息
模型
qwen-turbo
状态
success
解析时间
2026-07-20 22:12:46
Request ID
1-6a5e2c89-15c718-135a36a90345