初筛
初筛 #60
?
未知候选人
FPGA工程师
通过
综合 78
岗位信息
城市
深圳
薪资范围
22K - 30K
硬性要求
统招本科以上学历、3年以上图像处理/信号处理算法FPGA开发经验、熟练掌握Verilog语言
评分维度
技术实力
85
沟通能力
60
稳定性
75
薪资匹配
70
节奏匹配
80
技术实力
得分
85
评估依据
候选人具备3年以上FPGA开发经验，且在多个项目中涉及MIPI、LVDS等关键接口，同时有图像处理相关经验。技术栈覆盖广泛，包括Verilog、SPI、I2C、UART等，符合岗位核心技能要求。
证据
- 4年工作经验，涵盖FPGA开发与数字IC设计
- 具备MIPI D-PHY视频接口FPGA应用开发经验
- 熟悉LVDS协议分析
- 参与多个图像处理相关项目
沟通能力
得分
60
评估依据
简历结构基本清晰，但部分内容重复或格式不统一，部分字段缺失，如教育经历具体时间未完整呈现，影响整体表达质量。
置信度
low
稳定性
得分
75
评估依据
候选人有4年工作经验，任职公司多为半导体企业，职业稳定性较好，未见明显离职原因异常。但工作城市未明确提及是否在深圳，可能影响稳定性评估。
证据
- 4年工作经验，任职公司均为科技类企业
- 无明显频繁跳槽记录
薪资匹配
得分
70
评估依据
候选人期望薪资为20-23K，低于JD薪资范围（22-30K），属于合理范围内匹配，推断薪资匹配度较高。
节奏匹配
得分
80
评估依据
候选人期望工作地点为深圳，与JD一致。工作经历中涉及多个高压项目（如汽车仪表盘功能安全芯片、MIPI转EDP接口等），表明其适应高强度工作节奏。无提到加班限制，符合JD工作安排。
证据
- 期望城市：深圳
- 参与多个高难度项目，显示适应高强度工作
加分项
MIPI接口经验
(high)
LVDS接口经验
(high)
高速信号调试经验
(medium)
大规模电路逻辑设计经验
(medium)
英文文档阅读能力
(low)
风险标记
薪资匹配
low
候选人期望薪资低于JD预算范围，可能存在薪资谈判空间
初筛结论
候选人技术力强，符合岗位核心要求，薪资匹配合理，工作节奏适应性良好，建议进入下一轮面试。
处理信息
模型
qwen-turbo
状态
success
解析时间
2026-07-20 21:07:11
Request ID
1-6a5e1d00-15a2cc-b432882444ba